Family list 2 family member for: JP4186737 Derived from 1 application.

1 INSULATION GATE TYPE FIELD EFFECT SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication info: JP3029288B2 B2 - 2000-04-04 JP4186737 A - 1992-07-03

Data supplied from the esp@cenet database - Worldwide

INSULATION GATE TYPE FIELD EFFECT SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP4186737

Publication date:

1992-07-03

Inventor:

YAMAZAKI SHUNPEI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

G02F1/1365; H01L21/205; H01L21/336; H01L27/092; H01L27/12; H01L29/786; G02F1/13; H01L21/02; H01L27/085; H01L27/12; H01L29/66; (IPC1-7): H01L21/205; H01L21/336; H01L27/092; H01L27/12;

H01L29/784


- european:

Application number: JP19900316597 19901120 Priority number(s): JP19900316597 19901120

Report a data error here

Abstract of JP4186737

PURPOSE:To enable a liquid crystal potential to maintain an initial value level constantly for one frame for preventing drifting by using a silicon where oxygen, carbon, or nitrogen is added to a channel formation region of TFT and then eliminating light-sensitivity of that region while maintaining crystallizability. CONSTITUTION: Channel formation regions 7, 7' are formed below gate electrodes 4, 4' as a semi-amorphous semiconductor. A silicon semiconductor is transformed, a total amount of O, C, and N is set to 1X1020cm<-3> or more and 20atom.% or less for achieving nonlight-sensitivity, crystallization is performed by heat treatment at 500-750 deg.C for achieving a carrier mobility of 5cm<2>/Vsec or more for virtually eliminating crystal grain boundary and at the same time realizing a semiconductor material with crystallizability. In this material, non- light sensitivity is achieved, where current change in ON state is set to 10% or less and dark current in OFF state in the order of 10<-9>A changes below increment below an order of 10<-7>A, namely only two digits or less, under irradiation with visible light of 2000 candela. Thus a liquid crystal display device eliminating screening means can be produced.



Data supplied from the esp@cenet database - Worldwide

⑩ 特 許 出 願 公 閉

平4-186737 ⑫ 公 開 特 許 公 報 (A)

Mint. Cl. 5

識別記号

庁内整理番号

❷公開 平成4年(1992)7月3日

H 01 L 21/336

*2*9/784

7739-4M

7514-4M

9056-4M 7735-4M

3 1 1 3 2 1

審査請求 未請求 請求項の数 3 (全9頁)

60発明の名称

絶縁ゲイト型電界効果半導体装置およびその作製方法

頭 平2-316597 ②特

Α

顧 平2(1990)11月20日 ❷出

の発 明 者 山崎

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

勿出 願 株式会社半導体エネル 神奈川県厚木市長谷398番地

ギー研究所

1. 発明の名称

絶縁ゲイト型電界効果半導体装置およびその 作製方法

2.特許請求の範囲

- 1. 基板上に設けられた薄膜型構造の絶縁ゲイト 型電界効果半導体装置であって、チャネル形 成領域を構成する半導体は絶縁物に挟まれ、 酸素、炭素または窒素が1×10**cm-*以上、 20原子%以下を含有するシリコン半導体を主 成分とするとともに、結晶性を有することを 特徴とする絶縁ゲイト型電界効果半導体装置。
- 2. 特許請求の範囲第1項において、絶縁膜はゲ イト絶縁膜を構成した膜上にゲイト電極を有 し、かつチャネル形成領域により互いに離間 してN型またはP型の一導電型を有する一対 の領域を有せしめてNチャネル型、Pチャネ ル型または相補型の薄膜絶線ゲイト型電界効 果半導体装置を設けたことを特徴とする絶縁 ゲイト型電界効果半導体装置。
- 3. 絶縁表面を有する基板上に酸素、炭素または 審書が1×10 ¹⁰ cm ⁻¹以上、20原子%以下の量 添加されたアモルファス構造を有する水素が 添加されたシリコン半導体を主成分とする被 膜をスパッタ法、プラズマ気相反応方法また は気相反応方法を用いて形成する工程と、前 記被膜を500~750℃の範囲の温度で熱処理 をすることにより結晶性を有する構造に変成 せしめる工程とを有することを特徴とする絶 縁ゲイト型電界効果半導体作製方法。
- 3.発明の詳細な説明

「発明の利用分野」

本発明は、アクティブ型液晶表示袋置またはイ メージセンサに用いる薄膜構造を有する絶縁ゲイ ト型電界効果トランジスタ(以下TPT という)お よびその作製方法に関するものである。

「従来の技術」

従来、TPT を用いたアクティブ型の液晶表示装 置が知られている。この場合、TPT にはアモル ファスまたは結晶粒界を有する多結晶型の半導体 を用い、1つの画素にPまたはN型のいずれか一方の導電型のみのTFTを用いる。即ち、一般にはNチャネル型TFT(NTFTという)を画素に直列に連結している。

しかしアモルファス構造の半導体は、キャリア移動度が小さく、特にホールのキャリア移動度が小さく、特にホールのキャリア移動度がの 0.1cm*/Vsec 以下と小さい。また多結晶構造の半導体は、結晶粒界に偏析した酸素等の不純物おくび不対結合手によりドレイン耐圧を充分大きるくない、Pチャネル型のTPTができにくい等のない、Pチャネル型のTPTができにくい等の大点があった。さらにこれらは光感度(フォトとという)を有し、光照射によりVgーIo(ゲイト電圧ードレイン電流)特性等が大きく変化してしまう欠点を有している。

そのため、チャネル形成領域に光照射が行われないように遮光層を作ることが重要な工程であった。

第2図において、液晶(12)を有し、それに直列 に連結してNTPT(11)を設け、これをマトリックス 配列せしめたものである。一般には640 × 480 ま

たは1260×960 と多くするが、この図面ではそれ と同意味で単純に2×2のマトリックス配列をさ せた。このそれぞれの画案に対し、周辺回路(16)。 (17)より電圧を加え、所定の画素を選択的にオン とし、他の画素をポフとした。するとこのTFTの オン、オフ特性が一般には良好な場合、コントラ スト比の値の大きい液晶表示装置を作ることがで きる。しかしなから、実際にかかる液晶表示装置 を製造してみると、TPT の出力即ち液晶にとって の入力 (液晶電位という) の電圧 V Le(10)は、し ばしば"l"(High) とするべき時に"l"(High) にな らず、また、逆に"O"(Low)となるべき時に"O"(Lo n)にならない場合がある。液晶(12)はその動作に おいて本来絶縁性であり、また、TPT がオフの時 に液晶電位(Vic) は浮いた状態になる。そしてこ の被晶(12)は等価回路的にはキャパシタであるた め、そこに蓄積された電荷によりVicが決められ る。この電荷は従来のTPT は光感光性であるため、 遮光が充分でない時、TPT のチャネルを通じて電 流がリーク(15)してしまい、結果としてVicのレ

ベルが変動してしまう。さらに液晶がR」。で比較的小さい抵抗となりリーク(14)が生じた場合には、V」。は中途半端な状態になってしまう。このため1つのパネル中に20万~50.0万個の画素を有する液晶表示装置においては、高い歩留まりを成就することができない。

「発明の目的」

本発明は、アクティブ型の液晶表示装置において、液晶電位を1フレームの間はたえず初期値と同じ値として所定のレベルを保ち続け、そのレベルがドリフトしないようにTFT を改良したものである。

「発明の構成」

本発明は、TPT のチャネル形成領域の半導体材料を光に対し非感光性の材料とし、特にそのためTPT のチャネル形成領域に酸素、炭素または窒素を添加したシリコンを用い、その領域を結晶性を有しながらも光感光性をなくしたものである。特に材料として、SiO1-x(O<x<1)、SiN1-x(O<x<1)で示されるように、いわゆるシリコン半導体を変成

したものである。それら0, C.N の総量を1×10³⁰ cm⁻³~20原子%、好ましくは3×10³⁰ cm⁻³~5 原子%としたことにより非感光性とせしめ、しかしながらかつ500~750℃の熱処理により結晶化せしめて、キャリア移動度として5 cm³/∀sec以上とするため結晶粒界を実質的になくし、かつ結晶性を有する半導体材料としたものである。

この材料は非感光性、即ちオン状態での電流変化を10%以下とし、かつオフ状態(サブスレッシュホールド状態)での暗電流の値が10⁻¹ Aのオーダのものが10⁻¹ Aのオーダ以下の増力、即ち2桁以下しか変化しないことを2000カンデラの可視光照射下で成就させたものである。

本発明を液晶表示装置に用いる場合、マトリックス構成したそれぞれのピクセル(透明導電膜とTPT との総合したもの)の一方の透明導電膜(画索)の電極に相補型のTPT の出力端子を連結せしめた。即ちマトリックス配列したすべての画素にPチャネル型のTPT (以下PTPTという)とNTPTとを相補型(以下C/TPTという)として連結して!

つのピクセルとしたものである。

その代表例を第3図に回路として示す。また実際のパターンレイアウト(配置図)の例を第4図に示す。

即ち第3図の2×2のマトリックスの例において、PTPTとNTFTとのゲイトを互いに連結し、さらにY軸方向の線Voc(22)、またはVoc(23)に連結した。またC/TPT の共通出力を液晶(12)に連結している。PTFTの入力(Vss側)をX軸方向の線Voc(18)、Voc(18)に連結させている。するとVoc(18)、Voc(22)が"1"の時、液晶電位(10)は"0"となり、またVoc(18)が"1"、Voc(22)が"0"の時液晶電位(10)は"1"となる。即ち、VocとVocとは「逆相」となる。

そして液晶電位(10)は V_{pp} (18)、または接地まったは V_{pp} (19)のいずれかに固定させるため、フローティングとなることがない。

第3図においては、NTFTとPTPTとを逆に配設すると、VooとVooとは「同相」とすることができ

1) で示され、実際は0(酸素)、C(炭素)、N(蜜素) が互いに混在したものである。ここでは特に混入させやすい酸素を意図的に若干量添加した。そして酸素の量を $1 \times 10^{20} cm^{-2} \sim 20$ 原子%好ましくは $3 \times 10^{20} cm^{-2} \sim 5$ 原子%とした。

滅圧気相法で形成する場合、結晶化温度よりも $100 \sim 200$ ℃低い $450 \sim 550$ ℃、例えば530 ℃で ジシラン($Si_{1}H_{4}$) またはトリシラン($Si_{1}H_{4}$) に酸 化物気体例えば亜酸化変素($N_{2}0$)) を $N_{2}0$ /($Si_{1}H_{4}$) に酸 化物気体例えば亜酸化変素($N_{2}0$)) を $N_{2}0$ /($Si_{1}H_{4}$ または $Si_{1}H_{4}$)=0.001 \sim 0.1 体積%の混合比でCV D装置に供給して成膜した。反応炉内圧力は $30\sim3$ 00Paとした。成膜速度は $30\sim100$ A / 分であった。NTETとPTFTとのスレッシュホールド電圧(Vth)を 概略同一に制御するため、ホウ素をジボランを用いて $1\times10^{11}\sim5\times10^{17}$ cm $^{-2}$ の濃度として成膜中に添加してもよい。

スパッタ法で行う場合、スパッタ前の背圧を 1 ×10⁻¹Pa以下とし、単結晶シリコンをターゲット とし、アルゴンに水素を50~80体積%に混入した 雰囲気で行った。例えばアルゴン20体積%、N₂0 る。

以下に実施例に基づき、本発明を示す。「実施例」」

この実施例では第1図を用いて本発明を示す。 ガラス基板にC/TFT を作らんとした時の製造工 程を第1図に基づき示す。

第1図において、ANガラス、パイレックスガラス等の約600 ℃の熱処理に耐え得るガラス(1) 上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層(38)としての酸化珪素膜を1000~3000人の厚さに作製した。

プロセス条件は酸素100%雰囲気、成膜温度150 ℃、出力400~800W、圧力0.5Pa とした。ター ゲットに石英または単結晶シリコンを用いた成膜 速度は30Å/分であった。

この上に酸素、炭素または窒素の添加されたシ リコン膜をLPCVD(滅圧気相) 法、スパッタ法また はプラズマCVD 法により形成した。

この半導体膜は、主成分はシリコンであって、 SiO_{1-x}(O<x<1), SiC_{1-x}(O<x<1)またはSiN_{1-x}(O<x<

0.001%~0.1·体積%、残り水素約80体積%とした。 成膜温度は150℃、周波数は13.56MHz、スパッタ 出力400~800Wとした。圧力は0.5Paであった。

プラズマCVD 法により注意膜を作製する場合、温度は例えば300 ℃とし、モノシラン(SiH4)またはジシラン(SiH4)をこれらにN20/SiH4=0.001~0.1 体積%で酸化物、蜜化物気体を混入したものを反応性気体として用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。

これらの方法によって形成された被膜は、酸素が 1×10^{20} cm⁻² ~ 20 原子%、好ましくは 3×10^{20} cm⁻³ ~ 5 原子%の濃度であることが好ましい。

即ち非感光性を有せしめるにはC,O.N を添加すればよいが、多すぎるとその後の熱処理でも結晶化しにくくなり、ひいてはキャリア移動度が5cm²/Vsec以上、好ましくは10~100cm²/Vsec を得ることができないからである。

かくして、アモルファス状態の珪素膜を1000~ 10000 Å (1μm)、例えば3000 Å の厚さに作製の後、 500~750℃の結晶成長を起こさない程度の中温の 温度にて12~70時間非酸化物雰囲気にて加熱処理 した。例えば窒素または水素雰囲気にて600℃の 温度で保持した。

この半導体膜の下側の基板表面は、アモルファス構造の酸化珪素膜が形成されているため、この 熱処理で特定の核が存在せず、全体が均一に加熱 アニールされる。即ち、成膜時はアモルファス構 造を有し、また水素は単に混入しているのみであ る。

このアニールにより、半導体膜はアモルファス構造から秩序性の高い状態に移り、その一部は結晶状態を呈する。特にシリコンの成膜時に比較的秩序性の高い領域は特に結晶化をして結晶に存在する主素により互いの結合がなされるため、珪素により互いの結合がなされるしても異常にひっぱりあう。結晶としても東で、111)を記述した格子変を有した(111)結晶ピークが観察され

る。その見掛け上の粒径は、半値巾から計算すると、50~500人とマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、その各クラスタ間は互いに珪素同志で結合(アンカリング)がされたセミアモルファス構造の被膜を形成させることができた。

例えばSIMS(二次イオン貿量分析)法により探さ方向の分布測定を行った時、添加物(不純物)として最低領域(表面または表面より離れた位置(内部))において酸素が $3.4 \times 10^{20} {\rm cm}^{-3}$ 、 強素 $4 \times 10^{17} {\rm cm}^{-3}$ を得た。また水素は $4 \times 10^{20} {\rm cm}^{-3}$ であった。

この結晶化は酸素濃度が例えば 1.5×10^{20} cm⁻² においては1000 Aの膜厚で600 $^{\circ}$ (48 時間) の熱処理で可能である。これを 5×10^{20} cm⁻² にすると膜厚を $0.3 \sim 0.5 \mu$ m と厚くすれば600 $^{\circ}$ でのアニールによる結晶化が可能であったが、 0.1μ mの厚さでは650 $^{\circ}$ での熱処理が結晶化のためには必

要であった。即ちより膜厚を厚くする、より酸素 等の不純物濃度を減少させるほど、結晶化がしや すかった。

結果として、この被膜は実質的にグレインパウンダリ(GB という)がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結品珪素よりも高いキャリア移動度となる。即ちホール移動度(μ h)= $10\sim50 \text{cm}^2/\text{Vsec}$ 、電子移動度(μ e)= $15\sim100 \text{cm}^2/\text{Vsec}$ が得られる。

またフォトセンシビリティは、TFTとしてのVg (ゲイト電圧)ーI。(ドレイン電流)特性を得ながらガラス側より2000ルックスの光を照射してI。がオン状態の領域で10%以下しか動か(ドリフト)ない条件またはサブスレッシュホールド電圧の領域にてI。が2桁以下の増加(ドリフト)しかない条件(オフ電流が充分小さい条件)として測定した。すると酸素濃度が8×10³°cm-°等の少ない濃度であるとドリフトがあるが、1×10²°

cm-*以上好ましくは 3 × 10^{±0}cm-*以上とするとほとんどドリフトがPTPTでもNTFTでもみられなかった。

他方、上記の如く中温でのアニールではなく、 900~1200℃の高温アニールにより被膜を多結晶 化すると、核からの固相成長により被膜中の酸素 等の不純物の偏析がおきて、GBには酸素、炭素、 窒素等の不純物が多くなり、結晶中の移動度は大 きいが、GBでのバリア(障壁)を作ってそこでの キャリアの移動を阻害してしまう。そして結果と しては5 cm²/Vsec以下の移動度しか得られないの が実情であった。

即ち、本発明の実施例ではかくの如く、感光性 がなくかつ結晶性を有するセミアモルファスまた はセミクリスタル構造を有するシリコン半導体を 用いている。

第1図(A)においては、この珪素膜を第1のフォトマスク①にてフォトエッチングを施し、PTFT用の領域(21)を図面の右側に、NTPT用の領域(11)を左側に作製した。

特開平4-186737(5)

またこの上に酸化珪素膜をゲイト絶縁膜として 厚さは500~2000A例えば1000Aに形成した。これはブロッキング圏としての酸化珪素膜の作製と 同一条件とした。この成膜中に弗素を少量添加し てもよい。

この酸化辛素と下地の半導体膜との界面特性を向上し、界面単位を除くため、紫外光を同時に加え、オゾン酸化を行うとよかった。即ち、ブロッキング層(38)を形成したと同じ条件のスパッタ法と光CVD法との併用方法とすると、界面単位を減少させることができた。

さらにこの後、この上例にリンが $1\sim5\times10^{10}$ cm⁻²の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W)、MoSi またはWSi $1 \ge 0$ 多層膜を形成した。これを第2のフォトマスク②にてパターニングした。そしてPTFT用のゲイト電極(4)、NTFT用のゲイト電極(4)を形成した。例えばチャネル長 10μ m、ゲイト電極としてリンドーブ珪素を 0.2μ m、その上にモリブデンを 0.3μ mの厚さに形成した。

されている。

かくすると、セルフアライン方式でありながら も、すべての工程において700 ℃以上に温度を加 えることがなくC/TPT を作ることができる。その ため、基板材料として、石夾等の高価な基板を用 いなくてもよく、本発明の大面素の液晶表示装置 にきわめて適しているプロセスである。

熱アニールは第1図(A)、(D)で2回行った。しかし第1図(A)のアニールは求める特性により省略し、双方を第1図(D)の熱アニールにより兼ねさせて製造時間の短縮を図ってもよい。第1図(E)において、層間絶縁物(8)を前配したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はLPCVD法、光CVD法を用いてもよい。例えば0.2~1.0μmの厚さに形成した。その後、第1図(E)に示す如く、フォトマスク⑤を用いて電極用の窓(32)を形成した。

さらにこれら全体はアルミニウムを $0.5\sim1~\mu$ mの厚さにスパッタ法により形成し、リード(9)。(9')およびコンタクト(29)。(29')をフォトマスク

第 1 図(C) において、フォトレジスト(31)をフォトマスク③を用いて形成し、PTPT用のソース(5)、ドレイン(6)に対し、ホウ素を 1×10^{14} cm⁻²のドーズ量をイオン注入法により添加した。

次に第1図(D)の如く、フォトレジスト(31)をフォトマスク④を用いて形成した。そしてNTFT用のソース(5°)、ドレイン(6°)としてリンを $1 \times 10^{\circ}$ * cm^{-2} の量、イオン住入法により添加した。

これらはゲイト絶縁膜(3)を通じて行った。しかし第1図(B)において、ゲイト電極(4).(4')をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。

次に、これらフォトレジスト(31)を除去した後、650でにて10~50時間再び加熱アニールを行った。 そしてPTPTのソース(5)、ドレイン(6)、NTPTのソース(5')、ドレイン(6')を不純物を活性化して P^* 、 N^* として作製した。

またゲイト電極(4)。(4')下にはチャネル形成領域(7)。(7')がセミアモルファス半導体として形成

®を用いて第1図(F)の如く作製した。

かかるTPTの特性を略配する。移動度(μ)、 スレッシュホールド電圧、ドレイン耐圧($V_{\tt BDV}$) 、フォトセンシティビティ(PS)は以下の通りで あった。

	μ(cm²/Vs)	V th(V)	Vapv	PS
PTFT	14	-4. 3	-21V	無
NTFT	23	+3.8	+23V	無

上記はチャネル長10μm、チャネル巾30μmの 場合を示す。かかる半導体を用いることにより、 一般に不可能とされていたTFT に大きな移動度を 得ることができ、加えて感光性がなく、かつドレ イン耐圧を大きなレベルで得た。そのため、初め て第2図、第3図に示した被晶表示装置用のNTPT またはC/TPTを構成させることができた。

この実施例は液晶表示装置例であり、またこの C/TPTの出力を顕素に連結させるためさらに第1 図(F)において、ポリイミド等の有機樹脂(34)を 形成した。そしてフォトマスク切により再度の窓 あけを行った。2つのTPTの出力端を液晶装置の一方の透明電極に連結するため、スパッタ法によりITO(インジューム・スズ酸化膜)を形成した。それをフォトマスク®によりエッチングして、透明電極(33)を構成させた。このITOは室温~150℃で成膜し、それを200~300℃の酸素または大気中のアニールにより成就した。

かくの如くにしてPTFT(21)とNTPT(11)と透明導 電膜の電極(33)とを同一ガラス基板(1)上に作製 した。

「寒焼倒2」

第4図(A)に第3図に対応した実施例を示す。 X 軸方向に V so(18)、 V so(19)、 V so(18')を有する X 軸方向の配線 (以下 X 線ともいう) を形成した。なお Y 軸方向は V co(22)、 V co(23) と Y 軸方向の配線 (以下 Y 線ともいう) を形成した。

図面(A)は平面図であるが、そのA-A'の縦断面図を第4図(B)に示す。またB-B'の縦断面図を第4図(C)に示す。

またPTFT(21)をX線V。。(18)とY線V。。(22)と

他方、NTPTはソース(5')がコンタクト(32')を介してX線 $V_{\bullet\bullet}$ (19)に連結され、ゲイト(4')はY線 $V_{\circ\upsilon}$ (22)に、ドレイン(6')はコンタクト(29')を介して透明導電膜(33)に連結している。かくして2本のX線(18)、(19)に挟まれた間(内側)に顕素である透明導電膜(33)とC/TFT(21)、(11)どにより1つのピクセルを律成せしめた。かかる構造を左右、上下に繰り返すことにより、 2×2 のマトリックスの1つの例またはそれを拡大した640

×480 、1280×960といった大面面の液晶表示装 量を作ることが可能となった。

ここでの特長は、1つの画素に2つのTFTが相補機成をして設けられていること、また電極(33)は液品電位 V_{Le} を構成するが、それは、PTPTがオンでありNTPTがオフか、またはPTPTがオフでありNTFTがオンか、のいずれのレベルに固定されることである。

そしてこのガラス基板側よりたとえ光が照射されても、C/TPTは光に対し非感光性であるため、 反射型のみならず透光型の液晶表示装置であって も建截手段を設けることなしに動作をさせること が可能であった。

第4図で明らかなように、制御要素のVssが新たに増えても、液晶装置における閉口率(全面積(34)に対し実際に表示する液晶表示有効面積(33)の割合)に関しては、従来の第1図の1つのみの導電型をもつTPTを各画素に連結した場合とまったく変わらず、不利にならない。

第4図において、それら透明導電膜上に配向膜、

配向処理を施し、さらにこの基板と他方の液晶の電極 (第4図(34))を有する基板との間に一定の間隔をあけ、公知の方法により互いに配数をした。そしてその間に液晶を注入して液晶表示装置として完成させた。

液晶材料にTN液晶を用いるならば、その関隔を 約10μm程度とし、透明導電膜双方に配向膜をラ ピング処理して形成させる必要がある。

また液晶材料にPLC(強誘電性)液晶を用いる場合は、動作電圧を±20Vとし、また、セルの間隔を $1.5\sim3.5\mu$ m例えば 2.3μ mとし、反対電極(第4図)(34)上にのみ配向膜を設けラビング処理を施せばよい。

分散型液晶またはポリマー液晶を用いる場合には、配向膜は不用であり、スイッチング速度を大とするため、動作電圧は $\pm 10 \sim \pm 15 \text{V}$ とし、セル間隔は $1 \sim 10 \, \mu \, \text{m}$ と薄くした。

特に分散型液晶またはポリマー液晶を用いる場合には、偏光板も不用のため、反射型としても、 また透過型としても光量を大きくすることができ る。その液晶はスレッシュホールドがないため、本発明のC/TFTに示す如く、明確なスレッシュホールド電圧が規定されるC/TFT型とすることにより大きなコントラストとクロストーク(隣の画案との悪干渉)を除くことができた。

この実施例 2 は、C/TPTにおいて Von 側に PTFT を、Vss 側に NTFTを形成した。 するとその出力は Von または Vssを作るため明確なレベルを決定できる。 しかし Von に対しては、 Vic はインバータ (連相) となる。

このVooとVicとが同相(同じ向きの電圧)となる場合の2Tr/cell方式(C/TFT方式)を以下の実施例にて示す。

「実施例3」

この実施例は、第3図、第4図において、Voo側に逆にNTPT(11)を、Vss側に逆にPTPT(21)を連結したC/TPT構成を有する。すると、その出力であるVicはVooと同相(Vooが正電圧のとき正電圧の出力、負電圧の時負電圧の出力)になり、その出力電位はVoo-Vthp およびVoo-Vthn で

与えられる。 V thpと V thnとが異なる時は第3図の液晶の他の端子(13)にオフセットバイアスを加えて等しくすると好ましかった。かくすると V。。を V so より大にしなければならない欠点はあるが、ゲイト電極と V cc との間で多少のリークがあってもあまり気にしなくてもよいという特長を有する。

かかる場合、第4図においても同様に、PTFTと NTPTとを互いに逆に設ければよい。そのため、実施例2と第4図における製造工程および開口率は まったく同じ値を作ることができる。その他は実 施例2と同様である。

「実施例4」

この実施例は、第2図に示した各ピクセルに、NTPTのみを各画素等に連結して設けたITr/cell方式のものである。するとVicのレベルは、フローティングとなりパラツキがあるが、本発明に示すTPTが非感光性であるため、実使用の際のTPTに光が無射されることを防ぐ遮光手段を設ける必要がなく、従来より簡単にアクティブ型液晶表示装置を作ることができた。その他は実施例1、3と

同様である。

「発明の効果」

本発明はNTPT、PTPTに対し非感光性とすることにより、特にチャネル形成領域に酸素等の不純物を添加して非感光性のセミアモルファス半導体とすることにより遮光手段が不用となった。さらにかかるTFT、特にC/TFTとしてマトリックス化された各画素に連結することにより、

- 1) 遮蔽手段が不要となった液晶表示装置を作ることができる
- 2)スイッチング速度の増加
- 3)動作マージンの拡大
- 4)不良TPT が一部にあってもその補償をある程度 行うことができる
- 5)作製に必要なフォトマスク数はNTFTのみの従来 例に比べて第1図(C) および(B) のフォトマス クのか2回多くなるのみで可である
- 6)パターンとして、ピクセルに2つのTPTをつけても開口率の減少をほとんど伴わないという多くの特長を育する。

本発明は非感光性のTPTを作り、その応用として被品表示装置に用いた例を示した。しかしその他の半導体装置、例えばイメージセンサ、モノリシック型集積回路における負荷または三次元素子として用いることも可能である。

本発明においてかかるC/TFTに対し、半導体として非感光性のセミアモルファスまたはセミクリスタル構造のシリコンを主成分とする材料を用いた。しかし同じ目的のために可能であるならば他の結晶構造の半導体を用いてもよい。またセルフアライン型のC/TFTによることにより高速処理を行った。しかしイオン注入法を用いずに非セルファライン方式によりTFTを作ってもよいことはいうまでもない。

4.図面の簡単な説明

第1図は本発明のPチャネル型およびNチャネル型のTPTの作製方法を示す。

第2図は1Tr/cell方式のアクティブ型TPT を 用いた液晶表示装置を示す。

第3図は本発明の相補型TPTを用いた2Tr/cell

特開平4-186737(8)

方式アクティブ型液晶装置の回路図を示す。 第4図は第3図に対応した液晶表示装置の一方 の基板の平面図(A)、縦断面図(B).(C)を示す。

- (1)・・・・ガラス基板
- (2),(2')・・半導体薄膜
- (3)・・・・ゲイト絶縁膜
- (4),(4))・・ゲイト電極
- (5),(5')・・ソース
- (6),(6')・・ドレイン
- (7),(7')・・チャネル形成領域
- (10)・・・・液晶電位(Vic) :
- (11)・・・・Nチャネル型薄膜トランジスタ(NTPT)
- (12)・・・・被品
- (14),(15) ・リークをさせる抵抗
- (16).(17) · 周辺回路
- (18),(18')・Vss (X線の1つ)
- (19),(19')·V_{nn}(X線の1つ)
- (21)・・・・Pチャネル型薄膜トランジスタ(PTFT)
- (22), (23) · Vos Vos (Y線)

(31), (31')・フォトレジスト

(38)・・・・ブロッキング層

(33),(34)・透明電極

①~⑧・・・フォトマスクを用いたプロセス

